

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

Handwritten: N. N. #4

JC929 U.S. PTO
09/764046
01/17/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。
This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日
Date of Application:

2000年 8月22日

出願番号
Application Number:

特願2000-251412


出願人
Applicant(s):

株式会社村田製作所

2000年12月 8日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2000-3102140

【書類名】 特許願

【整理番号】 MU11738-01

【提出日】 平成12年 8月22日

【あて先】 特許庁長官殿

【国際特許分類】 H01P 7/10

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目 2 6 番 1 0 号 株式会社村田製作所内

【氏名】 後川 祐之

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目 2 6 番 1 0 号 株式会社村田製作所内

【氏名】 宮本 博文

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目 2 6 番 1 0 号 株式会社村田製作所内

【氏名】 末政 肇

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目 2 6 番 1 0 号 株式会社村田製作所内

【氏名】 角田 紀久夫

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目 2 6 番 1 0 号 株式会社村田製作所内

【氏名】 山田 康雄

【特許出願人】

【識別番号】 000006231

【氏名又は名称】 株式会社村田製作所

【代理人】

【識別番号】 100091432

【弁理士】

【氏名又は名称】 森下 武一

【先の出願に基づく優先権主張】

【出願番号】 特願2000- 9414

【出願日】 平成12年 1月18日

【手数料の表示】

【予納台帳番号】 007618

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9004894

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 誘電体フィルタ、アンテナ共用器及び通信機装置

【特許請求の範囲】

【請求項 1】 少なくとも一つの共振孔を設けた誘電体ブロックと、
外部回路と接続するための入出力端子電極と、
前記誘電体ブロックの外面に設けた、前記入出力端子及びグランドに接続されて
いない浮き電極と、

を備えたことを特徴とする誘電体フィルタ。

【請求項 2】 前記浮き電極に、電圧制御可能なリアクタンス素子及び該リア
クタンス素子を制御するための回路素子が電氣的に接続されていることを特徴と
する請求項 1 記載の誘電体フィルタ。

【請求項 3】 前記誘電体ブロックに段差及び凹部の少なくともいずれか一つ
を設け、該段差及び凹部に前記浮き電極を設けたことを特徴とする請求項 1 又は
請求項 2 記載の誘電体フィルタ。

【請求項 4】 前記誘電体ブロックと前記リアクタンス素子と前記回路素子が
回路基板に搭載され、該リアクタンス素子及び回路素子が前記回路基板に設けた
回路パターンを介して前記浮き電極に電氣的に接続されていることを特徴とする
請求項 2 又は請求項 3 記載の誘電体フィルタ。

【請求項 5】 前記浮き電極及び前記入出力端子電極が、前記誘電体ブロック
の少なくとも二つの外面に跨って設けられていることを特徴とする請求項 1 ない
し請求項 4 記載の誘電体フィルタ。

【請求項 6】 前記浮き電極及び前記入出力端子電極が、前記誘電体ブロック
の少なくとも底面に設けられていることを特徴とする請求項 1 ないし請求項 5 記
載の誘電体フィルタ。

【請求項 7】 前記浮き電極が二つ以上あり、少なくとも二つの浮き電極を結
合調整用素子を介して電氣的に接続したことを特徴とする請求項 1 ないし請求項
6 記載の誘電体フィルタ。

【請求項 8】 少なくとも一つの共振孔を設けた誘電体ブロックと、
前記共振孔の内導体とは電氣的に絶縁された状態で、前記共振孔に挿入された

導体と、

前記導体に電氣的に接続された電圧制御可能なリアクタンス素子と、

前記誘電体ブロックの底面以外の外面に配設される、前記リアクタンス素子を搭載するための回路基板と、

を備えたことを特徴とする誘電体フィルタ。

【請求項 9】 少なくとも一つの共振孔を設けた誘電体ブロックと、

前記共振孔の内導体に電氣的に接続された導体と、

前記導体に電氣的に接続された電圧制御可能なリアクタンス素子と、

前記誘電体ブロックの底面以外の外面に配設される、前記リアクタンス素子を搭載するための回路基板と、

を備えたことを特徴とする誘電体フィルタ。

【請求項 10】 前記電圧制御可能なリアクタンス素子が、PIN ダイオード、電界効果型トランジスタおよび可変容量ダイオードのいずれか一つであることを特徴とする請求項 2 ないし請求項 9 記載の誘電体フィルタ。

【請求項 11】 請求項 1 ないし請求項 10 記載の誘電体フィルタを備えたことを特徴とするアンテナ共用器。

【請求項 12】 請求項 1 ないし請求項 10 記載の誘電体フィルタ又は請求項 11 記載のアンテナ共用器の少なくともいずれか一つを備えたことを特徴とする通信機装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、例えば、マイクロ波帯で使用される誘電体フィルタ、アンテナ共用器及び通信機装置に関する。

【0002】

【従来の技術】

従来より、同軸型誘電体共振器にコンデンサなどを介してPIN ダイオードもしくは可変容量ダイオードなどのリアクタンス素子を接続し、このリアクタンス素子を電圧制御することで共振周波数を可変させる帯域通過フィルタや帯域阻止

フィルタが知られている。

【0003】

図18は従来の周波数可変帯域通過フィルタ1の構成を示す平面図、図19はその電気回路図である。このフィルタ1は、共振回路を2段結合させたもので、誘電体共振器2、3と、結合コンデンサC5～C7と、減衰極を作るための有極用コンデンサC1、C2と、周波数シフト用コンデンサC3、C4と、リアクタンス素子であるPINダイオードD1、D2と、チョークコイルとして機能するインダクタL1、L2と、制御電圧供給用抵抗R1、R2及びコンデンサC8、C9と、これらの部品を搭載するための回路基板5にて構成されている。また、P1は入力端子電極、P2は出力端子電極、CONT1、CONT2は電圧制御端子電極であり、G1、G2はグランドパターンである。

【0004】

【発明が解決しようとする課題】

しかしながら、従来の周波数可変帯域通過フィルタ1は、部品点数が多いため小型化が困難であった。特に、PINダイオードD1、D2等の回路素子が回路基板5上に占めるスペースは、誘電体共振器2、3が占めるスペースと略同等である。

【0005】

また、従来、周波数のシフト量を大きくする場合には、周波数シフト用コンデンサC3、C4の静電容量を大きくしていた。ところが、周波数シフト用コンデンサC3、C4の静電容量が大きくなると、PINダイオードD1、D2がON状態のときの共振回路のインピーダンスと、OFF状態のときの共振回路のインピーダンスが異なるという問題があった。このため、PINダイオードD1、D2がON状態のとき（つまり、フィルタ1の通過周波数が低いとき）の通過帯域幅が、OFF状態のとき（つまり、フィルタ1の通過周波数が高いとき）の通過帯域幅より狭くなってしまう。従って、周波数のシフト量に制限があり、設計の自由度が小さかった。

【0006】

そこで、本発明の目的は、周波数シフト量の自由度が大きく、かつ、部品点数

が少なく小型の誘電体フィルタ、アンテナ共用器及び通信機装置を提供することにある。

【 0 0 0 7 】

【課題を解決するための手段と作用】

以上の目的を達成するため、本発明に係る誘電体フィルタは、少なくとも一つの共振孔を設けた誘電体ブロックと、外部回路と接続するための入出力端子電極と、前記誘電体ブロックの外面に設けた、前記入出力端子及びグランドに接続されていない浮き電極とを備えたことを特徴とする。浮き電極や入出力端子電極は、誘電体ブロックの外表面や回路基板の表面に設けられる。

【 0 0 0 8 】

以上の構成により、誘電体ブロックに設けた共振孔は共振器を形成する。一方、浮き電極は周波数シフト用コンデンサを形成し、従来の周波数シフト用コンデンサ素子が不要となる。

【 0 0 0 9 】

そして、この浮き電極に、電圧制御可能なリアクタンス素子及び該リアクタンス素子を制御するための回路素子が電氣的に接続される。これにより、リアクタンス素子を電圧制御してスイッチング動作させ、浮き電極にて形成された周波数シフト用コンデンサを接地したり、開放したりすることによって、フィルタの周波数特性が可変される。ここに、誘電体ブロックとリアクタンス素子と回路素子を回路基板に搭載し、リアクタンス素子及び回路素子が回路基板に設けた回路パターンを介して浮き電極に電氣的に接続するようにしてもよい。また、電圧制御可能なリアクタンス素子としては、例えば、PINダイオード、電界効果型トランジスタ、あるいは、可変容量ダイオードが用いられる。

【 0 0 1 0 】

また、少なくとも二つの浮き電極を結合調整用素子を介して電氣的に接続することにより、電圧制御可能なリアクタンス素子がON状態のときのフィルタ帯域幅とOFF状態のときのフィルタ帯域幅を独立して設定することができる。結合調整用素子としては、例えば、コンデンサやインダクタ等のリアクタンス素子や可変容量コンデンサ等の電圧制御可能なリアクタンス素子が用いられる。

【 0 0 1 1 】

また、本発明に係る誘電体フィルタは、少なくとも一つの共振孔を設けた誘電体ブロックと、前記共振孔の内導体とは電氣的に絶縁された状態で、前記共振孔に挿入された導体と、前記導体に電氣的に接続された電圧制御可能なリアクタンス素子と、前記誘電体ブロックの底面以外の外面に配設される、前記リアクタンス素子を搭載するための回路基板とを備えたことを特徴とする。これにより、共振孔の内導体と共振孔に挿入された導体とが周波数シフト用コンデンサを形成し、従来の周波数シフト用コンデンサ素子が不要となる。

【 0 0 1 2 】

また、本発明に係る誘電体フィルタは、少なくとも一つの共振孔を設けた誘電体ブロックと、前記共振孔の内導体に電氣的に接続された導体と、前記導体に電氣的に接続された電圧制御可能なリアクタンス素子と、前記誘電体ブロックの底面以外の外面に配設される、前記リアクタンス素子を搭載するための回路基板とを備えたことを特徴とする。回路基板にはリアクタンス素子の他に、周波数シフト用コンデンサ素子やリアクタンス素子を制御するための回路素子等が搭載される。

【 0 0 1 3 】

また、誘電体ブロックに段差及び凹部の少なくともいずれか一つを設け、該段差及び凹部に前記浮き電極を設けることにより、リアクタンス素子や回路素子が段差や凹部内に搭載され、誘電体フィルタが小型になる。

【 0 0 1 4 】

また、本発明に係るアンテナ共用器や通信機装置は、前述の特徴を有する誘電体フィルタの少なくともいずれか一つを備えることにより、設計の自由度を大きくかつ小型にすることができる。

【 0 0 1 5 】

【発明の実施の形態】

以下に、本発明に係る誘電体フィルタ、アンテナ共用器及び通信機装置の実施の形態について添付の図面を参照して説明する。各実施形態において、同一部品及び同一部分には同じ符号を付し、重複した説明は省略する。

【 0 0 1 6 】

〔第 1 実施形態、図 1 ～図 4〕

図 1 に示すように、周波数可変帯域通過の誘電体フィルタ 1 1 は、略直方体形状を有する単一の誘電体ブロック 1 2 を備えている。該誘電体ブロック 1 2 には、互いに対向する端面 1 2 a, 1 2 b を貫通する二つの共振孔 1 3, 1 4 が形成されている。共振孔 1 3, 1 4 は、その軸が互いに平行になるように誘電体ブロック 1 2 に並置されている。共振孔 1 3, 1 4 は、それぞれ横断面が円形であり、その内壁面には内導体 1 6 が形成されている。共振孔 1 3, 1 4 は電磁界結合している。

【 0 0 1 7 】

誘電体ブロック 1 2 の上面 1 2 c には段差 1 8 が形成されており、低い方の段に浮き電極 2 4, 2 5 が設けられ、PIN ダイオード D 1 1, D 1 2 等のチップ部品（後述）が搭載される。これにより、誘電体ブロック 1 2 の上面 1 2 c にチップ部品を搭載しても全体の高さ寸法を低く抑えることができる。ただし、必ずしも誘電体ブロック 1 2 の上面 1 2 c に段差 1 8 を形成する必要がないことは言うまでもない。

【 0 0 1 8 】

誘電体ブロック 1 2 の外面には、外導体 1 7 と、入力端子電極 2 1 と、出力端子電極 2 2 と、電圧制御端子電極 2 3 と、二つの浮き電極 2 4, 2 5 が形成されている。外導体 1 7 は、電極 2 1 ～ 2 5 の形成領域と共振孔 1 3, 1 4 の一方の開口端面 1 2 a（以下、開放側端面 1 2 a と記す）を残して、誘電体ブロック 1 2 の外面に形成されている。

【 0 0 1 9 】

一対の入出力端子電極 2 1, 2 2 は、それぞれ誘電体ブロック 1 2 の左右の側面 1 2 d, 1 2 e から底面 1 2 f に跨って形成されている。電圧制御端子電極 2 3 は、誘電体ブロック 1 2 の上面 1 2 c から側面 1 2 e を介して底面 1 2 f にまで延在している。この底面 1 2 f は誘電体フィルタ 1 1 の実装面とされ、誘電体フィルタ 1 1 は底面 1 2 f を下にして通信機装置のプリント基板等を実装される。浮き電極 2 4, 2 5 はそれぞれ誘電体ブロック 1 2 の上面 1 2 c に、外導体 1

7や他の電極21～23に非導通の状態で形成されている。

【0020】

共振孔13, 14の内導体16は、開放側端面12aでは外導体17から電氣的に開放（分離）され、他方の開口端面12b（以下、短絡側端面12bと記す）では外導体17に電氣的に短絡（導通）されている。こうして、誘電体ブロック12内に、共振孔13, 14とその内導体16とで1/4波長型誘電体共振器R1, R2が形成される。

【0021】

さらに、誘電体ブロック12の上面12cに、電圧制御可能なリアクタンス素子であるPINダイオードD11, D12と、PINダイオードD11, D12を電圧制御するためのインダクタL11, L12と、結合調整用コンデンサC11を搭載する。PINダイオードD11は外導体17と浮き電極24の間に、はんだや導電性ペーストを用いて電氣的に接続される。PINダイオードD12は外導体17と浮き電極25の間に電氣的に接続される。インダクタL11と結合調整用コンデンサC11は、浮き電極24と25の間に電氣的に並列に接続される。インダクタL12は浮き電極25と電圧制御端子電極23の間に電氣的に接続される。

【0022】

なお、各素子のはんだ付け作業を容易にするため、上面12cにははんだレジスト膜を印刷してもよい。また、インダクタL11, L12や結合調整用コンデンサC11は、例えばユーザのセットメーカーが通信機装置のプリント基板等に実装する場合もあるため、必ずしも搭載する必要はない。さらに、誘電体ブロック12の開放側端面12aに金属板等を被せ、フィルタ11の電磁シールド性を向上させてもよい。

【0023】

以上の構成からなる誘電体フィルタ11の電気等価回路図を図2に示す。誘電体フィルタ11は、共振回路を2段結合させたもので、誘電体共振器R1が結合コンデンサC13を介して入力端子電極21に電氣的に接続し、誘電体共振器R2が結合コンデンサC14を介して出力端子電極22に電氣的に接続している。

【0024】

結合コンデンサC13は、入力端子電極21と共振孔13の内導体16との間に静電容量が発生することにより、形成されている。結合コンデンサC14は、出力端子電極22と共振孔14の内導体16との間に静電容量が発生することにより、形成されている。誘電体共振器R1とR2は、共振孔13、14の内導体16同士が所定の間隔で対向することにより、電磁界結合（図2において符号Kにて表示）している。さらに、入出力端子電極21、22は、それぞれ外導体17との間に静電容量が発生しており、これにより一端が接地されたコンデンサC12、C15を形成している。

【0025】

周波数シフト用コンデンサCs1は、浮き電極24と共振孔13の内導体16との間に静電容量が発生することにより、形成されている。同様に、周波数シフト用コンデンサCs2は、浮き電極25と共振孔14の内導体16との間に静電容量が発生することにより、形成されている。周波数シフト用コンデンサCs1の一端は誘電体共振器R1の開放端に電氣的に接続され、他端はPINダイオードD11のアノードに電氣的に接続されている。周波数シフト用コンデンサCs2の一端は誘電体共振器R2の開放端に電氣的に接続され、他端はPINダイオードD12のアノードに電氣的に接続されている。PINダイオードD11、D12のカソードは接地している。

【0026】

PINダイオードD11のアノードと周波数シフト用コンデンサCs1との中間接続点と、PINダイオードD12のアノードと周波数シフト用コンデンサCs2との中間接続点との間には、チョークコイルとして機能するインダクタL11と、結合調整用コンデンサC11との並列回路が電氣的に接続している。

【0027】

電圧制御端子電極23は、チョークコイルとして機能するインダクタL12を介してPINダイオードD12のアノードに電氣的に接続するとともに、インダクタL11、L12を介してPINダイオードD11のアノードに電氣的に接続している。

【0028】

このように、誘電体フィルタ11は、周波数シフト用コンデンサCs1, Cs2をそれぞれ、誘電体ブロック12の上面に設けた浮き電極24, 25と共振孔13, 14の内導体16とで構成するとともに、誘電体共振器R1, R2間の結合は、共振孔13, 14の内導体16間の電磁界結合Kを利用している。つまり、従来、誘電体共振器とは別の部品であった周波数シフト用コンデンサや共振器間結合コンデンサを省略することができ、小型の誘電体フィルタ11を得ることができる。

【0029】

さらに、PINダイオードD11, D12等のチップ部品を、誘電体ブロック12に直接搭載することにより、その分だけ通信機装置のプリント基板等の占有面積を小さくすることができる。そして、誘電体ブロック12を適宜所定の形状にすることにより、減衰極をもつフィルタ11も得ることができるので、従来の有極用コンデンサも不要となる。従って、より一層の小型化を図ることができる。

【0030】

次に、この誘電体フィルタ11の作用効果について説明する。

フィルタ11の通過周波数は、周波数シフト用コンデンサCs1と誘電体共振器R1にて構成される共振系と、周波数シフト用コンデンサCs2と誘電体共振器R2にて構成される共振系のそれぞれの共振周波数によって決まる。つまり、電圧制御端子電極23に制御電圧として正の電圧を印加すると、PINダイオードD11, D12はON状態となる。従って、図3に示すように、周波数シフト用コンデンサCs1, Cs2はPINダイオードD11, D12を経てそれぞれ接地され、通過周波数は低くなる。このとき、結合調整用コンデンサC11は両端が接地されているため影響せず、誘電体共振器R1とR2は電磁界結合Kのみで結合され、フィルタ11の通過帯域幅が設定される。

【0031】

逆に、電圧制御端子電極23に制御電圧として負の電圧を印加すると、PINダイオードD11, D12はOFF状態となる。これにより、図4に示すように

、周波数シフト用コンデンサ $Cs1$ 、 $Cs2$ は開放状態となり、通過周波数は高くなる。このとき、誘電体共振器 $R1$ と $R2$ は、電磁界結合 K と、周波数シフト用コンデンサ $Cs1$ 、 $Cs2$ 及び結合調整用コンデンサ $C11$ による容量結合とで結合されることになる。従って、 PIN ダイオード $D11$ 、 $D12$ が OFF 状態のときの通過帯域幅と、 PIN ダイオード $D11$ 、 $D12$ が ON 状態のときの通過帯域幅とを少ない部品点数で、かつ、少ない消費電流で、独立して設定することができる。

【0032】

このように、誘電体フィルタ11は、電圧制御によって周波数シフト用コンデンサ $Cs1$ 、 $Cs2$ を接地したり、開放したりすることによって、二つの相異なる通過周波数特性をもつとともに、それぞれの通過帯域幅を独立して設定することができる。なお、本第1実施形態では、共振器 $R1$ と $R2$ の間の結合調整のためにコンデンサ $C11$ を用いているが、場合によってはインダクタを用いてもよいし、可変容量コンデンサ等の電圧制御可能なリアクタンス素子を用いてもよい。

【0033】

〔第2実施形態、図5〕

図5に示すように、周波数可変誘電体フィルタ31は誘電体ブロック12の外面に、外導体17と、入力端子電極21と、出力端子電極22と、二つの浮き電極34、35が形成されている。

【0034】

浮き電極34、35は、それぞれ誘電体ブロック12の開放側端面12aに、外導体17や入出力端子電極21、22に非導通の状態で形成されている。浮き電極35は開放側端面12aから底面12fに跨っている。浮き電極34、35の一部は、共振孔13、14内に延在している。共振孔13、14の内導体16はそれぞれ、開放側端面12aの近傍において、非導体形成部32を挟んで、共振孔13、14内に延在している浮き電極34、35と対向している。

【0035】

さらに、誘電体ブロック12の開放側端面12aに、 PIN ダイオード $D11$

、D 1 2 と結合調整用コンデンサ C 1 1 が搭載される。P I N ダイオード D 1 1 は外導体 1 7 と浮き電極 3 4 の間に電氣的に接続される。P I N ダイオード D 1 2 は外導体 1 7 と浮き電極 3 5 の間に電氣的に接続される。結合調整用コンデンサ C 1 1 は、浮き電極 3 4 と 3 5 の間に電氣的に接続される。

【 0 0 3 6 】

以上の構成からなる誘電体フィルタ 3 1 において、周波数シフト用コンデンサ C s 1 は、浮き電極 3 4 と共振孔 1 3 の内導体 1 6 とが非導体形成部 3 2 を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサ C s 2 は、浮き電極 3 5 と共振孔 1 4 の内導体 1 6 とが非導体形成部 3 2 を挟んで対向することにより、形成されている。この結果、誘電体フィルタ 3 1 も小型化を図ることができ、前記第 1 実施形態のフィルタ 1 1 と比較して、より一層の低背化が可能である。

【 0 0 3 7 】

〔第 3 実施形態、図 6〕

図 6 に示すように、周波数可変誘電体フィルタ 4 1 は誘電体ブロック 1 2 の外面に、外導体 1 7 と、入力端子電極 2 1 と、出力端子電極 2 2 と、電圧制御端子電極 2 3 と、二つの浮き電極 4 4、4 5 が形成されている。

【 0 0 3 8 】

浮き電極 4 4、4 5 は、それぞれ誘電体ブロック 1 2 の開放側端面 1 2 a に、外導体 1 7 や他の電極 2 1 ～ 2 3 に非導通の状態で作成されている。浮き電極 4 4 は開放側端面 1 2 a から側面 1 2 e に跨っている。浮き電極 4 5 は開放側端面 1 2 a から側面 1 2 d に跨っている。浮き電極 4 4、4 5 の一部は共振孔 1 3、1 4 内に延在している。共振孔 1 3、1 4 の内導体 1 6 はそれぞれ、開放側端面 1 2 a の近傍において、非導体形成部 3 2 を挟んで、共振孔 1 3、1 4 内に延在している浮き電極 4 4、4 5 と対向している。

【 0 0 3 9 】

さらに、誘電体ブロック 1 2 の両側面 1 2 e、1 2 d にそれぞれ P I N ダイオード D 1 1、D 1 2 が搭載され、開放側端面 1 2 a にインダクタ L 1 1、L 1 2 が搭載される。P I N ダイオード D 1 1 は外導体と浮き電極 4 4 の間に電氣的に

接続される。PINダイオードD12は外導体17と浮き電極45の間に電氣的に接続される。インダクタL11は浮き電極44と45の間に電氣的に接続される。インダクタL12は浮き電極45と電圧制御端子電極23の間に電氣的に接続される。

【0040】

以上の構成からなる誘電体フィルタ41において、周波数シフト用コンデンサCs1は、浮き電極44と共振孔13の内導体16とが非導体形成部32を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサCs2は、浮き電極45と共振孔14の内導体16とが非導体形成部32を挟んで対向することにより、形成されている。この結果、誘電体フィルタ41も小型化を図ることができる。

【0041】

〔第4実施形態、図7〕

図7に示すように、周波数可変誘電体フィルタ51は、PINダイオードD11、D12やインダクタL11、L12を実装した回路基板60に、誘電体ブロック12を搭載したものである。

【0042】

回路基板60の上面には、入力電極パターン61、出力電極パターン62、電圧制御電極パターン63、中継電極パターン65、66および広面積のグランドパターン64が形成されている。PINダイオードD11はグランドパターン64と中継電極パターン65の間に電氣的に接続される。PINダイオードD12はグランドパターン64と中継電極パターン66の間に電氣的に接続される。インダクタL11は中継電極パターン65と66の間に電氣的に接続される。インダクタL12は中継電極パターン66と電圧制御電極パターン63の間に電氣的に接続される。

【0043】

一方、誘電体ブロック12の外面には、外導体17と、入力端子電極21と、出力端子電極22と、二つの浮き電極54、55が形成されている。浮き電極54、55は、それぞれ誘電体ブロック12の底面12fに、外導体17や入出力

端子電極 2 1, 2 2 に非導通の状態で形成されている。

【 0 0 4 4 】

この誘電体ブロック 1 2 は、はんだや導電性ペースト等を用いて回路基板 6 0 に実装される。これにより、誘電体ブロック 1 2 の入力端子電極 2 1 は、回路基板 6 0 の入力電極パターン 6 1 に電氣的に接続される。同様に、出力端子電極 2 2 は出力電極パターン 6 2 に電氣的に接続され、浮き電極 5 4, 5 5 はそれぞれ中継電極パターン 6 5, 6 6 に電氣的に接続され、外導体 1 7 はグランドパターン 6 4 に電氣的に接続される。

【 0 0 4 5 】

以上の構成からなる誘電体フィルタ 5 1 において、周波数シフト用コンデンサ $C s 1$ は、浮き電極 5 4 と共振孔 1 3 の内導体 1 6 との間に静電容量が発生することにより、形成されている。同様に、周波数シフト用コンデンサ $C s 2$ は、浮き電極 5 5 と共振孔 1 4 の内導体 1 6 との間に静電容量が発生することにより、形成されている。従って、誘電体フィルタ 5 1 は、図 2 に示した電気回路において結合調整用コンデンサ $C 1 1$ を外したものと略同様の等価回路を有することになる。この結果、小型の誘電体フィルタ 5 1 を得ることができる。

【 0 0 4 6 】

〔第 5 実施形態、図 8〕

図 8 に示すように、周波数可変誘電体フィルタ 7 1 は、PIN ダイオード $D 1 1$, $D 1 2$ やインダクタ $L 1 1$, $L 1 2$ を実装した回路基板 8 0 を、誘電体ブロック 1 2 の開放側端面 1 2 a に接合したものである。

【 0 0 4 7 】

回路基板 8 0 の表面には、中継電極パターン 8 1, 8 2、グランドパターン 8 5 および電圧制御電極パターン 8 6 が形成されている。中継電極パターン 8 1, 8 2 は、それぞれ回路基板 8 0 に設けたスルーホール 8 3 を介して回路基板 8 0 の裏面に形成されている中継電極パターン 8 1 a, 8 2 a に接続している。PIN ダイオード $D 1 1$ はグランドパターン 8 5 と中継電極パターン 8 2 の間に電氣的に接続される。PIN ダイオード $D 1 2$ はグランドパターン 8 5 と中継電極パターン 8 1 の間に電氣的に接続される。インダクタ $L 1 1$ は中継電極パターン 8

1 と 8 2 の間に電氣的に接続される。インダクタ L_{12} は中継電極パターン 8 1 と電圧制御電極パターン 8 6 の間に電氣的に接続される。

【0048】

一方、誘電体ブロック 1 2 の外面には、外導体 1 7 と、入力端子電極 2 1 と、出力端子電極 2 2 と、二つの浮き電極 7 4, 7 5 が形成されている。浮き電極 7 4, 7 5 は、それぞれ誘電体ブロック 1 2 の開放側端面 1 2 a に、外導体 1 7 や入出力端子電極 2 1, 2 2 に非導通の状態で作形成されている。共振孔 1 3, 1 4 の内導体はそれぞれ、開放側端面 1 2 a の近傍において、非導体形成部 3 2 を挟んで、共振孔 1 3, 1 4 内に延在している浮き電極 7 4, 7 5 と対向している。

【0049】

この誘電体ブロック 1 2 の開放側端面 1 2 a に回路基板 8 0 を接合すると、回路基板 8 0 の中継電極パターン 8 1 a, 8 2 a は、誘電体ブロック 1 2 の浮き電極 7 4, 7 5 に電氣的に接続される。

【0050】

以上の構成からなる誘電体フィルタ 7 1 において、周波数シフト用コンデンサ C_{s1} は、浮き電極 7 5 と共振孔 1 3 の内導体 1 6 とが非導体形成部 3 2 を挟んで対向することにより形成されている。同様に、周波数シフト用コンデンサ C_{s2} は、浮き電極 7 4 と共振孔 1 4 の内導体 1 6 とが非導体形成部 3 2 を挟んで対向することにより形成されている。

【0051】

従って、誘電体フィルタ 7 1 は、図 2 に示した電気回路において結合調整用コンデンサ C_{11} を外したものと略同様の等価回路を有することになる。この結果、誘電体フィルタ 7 1 も小型化を図ることができ、前記第 4 実施形態のフィルタ 5 1 と比較して、より一層の低背化が可能である。

【0052】

〔第 6 実施形態、図 9〕

前記第 1 ～ 第 5 実施形態は、誘電体ブロックの表面に形成した浮き電極により、周波数シフト用コンデンサを誘電体ブロック内に構成する誘電体フィルタについて説明した。しかしながら、浮き電極にも形状的な制約があるため、浮き電極

では十分な静電容量が得られない場合がある。そこで、本第 6 実施形態では、より大きい静電容量を有する周波数シフト用コンデンサを内蔵した誘電体フィルタについて説明する。

【0053】

図 9 に示すように、周波数可変誘電体フィルタ 9 1 は、誘電体ブロック 1 2 と、PIN ダイオード D 1 1、D 1 2 等を実装した回路基板 8 0 と、所望の誘電率を有した絶縁部材 9 2、9 3 および金属ピン 9 4、9 5 にて構成されている。円柱状の絶縁部材 9 2、9 3 は、それぞれ中心軸部に金属ピン 9 4、9 5 が圧入された状態で、共振孔 1 4、1 3 に挿入される。回路基板 8 0 は誘電体ブロック 1 2 の開放側端面 1 2 a に臨むように配置され、絶縁部材 9 2、9 3 から突出している金属ピン 9 4、9 5 の頭部が、それぞれ回路基板 8 0 のスルーホール 8 3 に挿通され、はんだ付けされる。

【0054】

以上の構成からなる誘電体フィルタ 9 1 において、周波数シフト用コンデンサ C s 1 は、金属ピン 9 5 と共振孔 1 3 の内導体 1 6 との間に静電容量が発生することにより、形成されている。同様に、周波数シフト用コンデンサ C s 2 は、金属ピン 9 4 と共振孔 1 4 の内導体 1 6 との間に静電容量が発生することにより、形成されている。このように、周波数シフト用コンデンサ C s 1、C s 2 は、いわゆる同軸コンデンサの構造を有するので大きな静電容量を有することができる。誘電体フィルタ 9 1 は、図 2 に示した電気回路において結合調整用コンデンサ C 1 1 を外したものと略同様の等価回路を有している。

【0055】

なお、誘電体フィルタ 9 1 において、入出力端子電極 2 1、2 2 を誘電体ブロック 1 2 の表面に設ける替わりに、回路基板 8 0 に設けてもよい。さらに、共振孔 1 3、1 4 の内導体 1 6 に図 5 に示すような非導体形成部 3 2 を設け、誘電体ブロック 1 2 の開放側端面 1 2 a を外導体 1 7 で覆うようにして電磁シールド性を向上させてもよい。

【0056】

〔第 7 実施形態、図 1 0〕

第 7 実施形態は、浮き電極では十分な静電容量が得られない場合に、チップコンデンサで周波数シフト用コンデンサ $Cs1$, $Cs2$ を形成するようにしたものである。図 10 に示すように、周波数可変誘電体フィルタ 101 は、誘電体ブロック 12 と、PIN ダイオード $D11$, $D12$ 等を実装した回路基板 80 と、接続部材 102, 103 とを備えている。接続部材 102, 103 は、ばね性を有する金属板を打ち抜き、曲げ加工して形成されたものである。接続部材 102, 103 は、ばね性を有する足部 104 を共振孔 14, 13 に挿入することにより、内導体 16 と電氣的に接続するとともに、堅固に誘電体ブロック 12 に固定される。

【0057】

回路基板 80 は誘電体ブロック 12 の開放側端面 12a に臨むように配置され、接続部材 102, 103 の頭部がそれぞれ回路基板 80 の裏面に設けた中継電極パターン 81a, 82a にはんだ付けされる。この回路基板 80 の表面には、中継電極パターン 81, 82, 88a, 88b、電圧制御電極パターン 86 およびグランドパターン 89a, 89b が設けられている。この回路基板 80 には、PIN ダイオード $D11$, $D12$ およびインダクタ $L11$, $L12$ の他に、周波数シフト用コンデンサとしてのチップコンデンサ $Cs1$, $Cs2$ が実装されている。

【0058】

〔第 8 実施形態、図 11〕

第 8 実施形態は、前記第 1 実施形態の誘電体フィルタ 11 の段差 18 の替わりに、凹部 112 を設けたものである。図 11 に示すように、周波数可変誘電体フィルタ 111 は、誘電体ブロック 12 の上面 12c に凹部 112 を設けている。

【0059】

二つの浮き電極 24, 25 は、外導体 17 や電圧制御端子電極 23 の一部と共に、それぞれ誘電体ブロック 12 の上面 12c の凹部 112 内に形成され、外導体 17 や他の電極 21 ~ 23 に非導通の状態で作成されている。そして、その凹部 112 内に PIN ダイオード $D11$, $D12$ と、インダクタ $L11$, $L12$ を搭載する。PIN ダイオード $D11$ は外導体 17 と浮き電極 24 の間に電氣的に

接続される。PINダイオードD12は外導体17と浮き電極25の間に電氣的に接続される。インダクタL11は、浮き電極24と25の間に電氣的に並列に接続される。インダクタL12は浮き電極25と電圧制御端子電極23の間に電氣的に接続される。

【0060】

以上の構成からなる誘電体フィルタ111は、周波数シフト用コンデンサCs1、Cs2をそれぞれ、誘電体ブロック12の上面に設けた浮き電極24、25と共振孔13、14の内導体16とで形成されている。また、PINダイオードD11、D12とインダクタL11、L12を誘電体ブロック12の上面12cの凹部112内に搭載しているので、誘電体フィルタ111の小型化を図ることがでる。

【0061】

[第9実施形態、図12～図14]

図12は、本発明に係る誘電体フィルタの第9実施形態を示す分解斜視図を示す。図13は、図12のPINダイオード搭載前のXIII-XIII断面図を、図14は、図12のPINダイオード搭載前のXIV-XIV断面図を示す。

【0062】

図12に示すように、周波数可変帯域通過の誘電体フィルタ121は、前記第1実施形態の誘電体フィルタ11において、PINダイオードD11、D12をそれぞれ共振孔13、14内に搭載したものである。具体的には、略直方体形状を有する単一の誘電体ブロック12の外面に、外導体17と、入力端子電極21と、出力端子電極22と、二つの浮き電極24、25が形成されている。そして、誘電体ブロック12の上面12cには段差18が形成されており、低い方の段にインダクタL11、L12が搭載される。また、共振孔13、14内にはPINダイオードD11、D12が搭載される。共振孔13、14の開放側端面12a側の孔径は、PINダイオードD11、D12の搭載のため、短絡側端面12b側より大きい。

【0063】

浮き電極24、25は、それぞれ誘電体ブロック12の上面12cの段差18

の低い方の段に、外導体 1 7 や電圧制御端子電極 2 3 に非導通の状態で作成されている。図 1 3 に示すように、浮き電極 2 4、2 5 は、上面 1 2 c から開放側端面 1 2 a、共振孔 1 3、1 4 内の上部内壁面を経由して共振孔 1 3、1 4 の略中央の位置まで延在している。この浮き電極 2 4、2 5 は、共振孔 1 3、1 4 の略中央の位置において、共振孔 1 3、1 4 の内壁面を 1 周している。共振孔 1 3、1 4 の内導体 1 6 はそれぞれ、非導体形成部 3 2 を挟んで、共振孔 1 3、1 4 内に延在している浮き電極 2 4、2 5 と対向している。さらに、図 1 4 に示すように、開放側端面 1 2 a の近傍において、外導体 1 7 が共振孔 1 3、1 4 内の下部内壁面に延在している。

【0 0 6 4】

P I N ダイオード D 1 1 は、共振孔 1 3 内の外導体 1 7 と浮き電極 2 4 の間に電氣的に接続される。P I N ダイオード D 1 2 は、共振孔 1 4 内の外導体 1 7 と浮き電極 2 5 の間に電氣的に接続される。インダクタ L 1 1 は浮き電極 2 4 と 2 5 の間に電氣的に接続される。インダクタ L 1 2 は浮き電極 2 5 と電圧制御端子電極 2 3 の間に電氣的に接続される。

【0 0 6 5】

以上の構成からなる誘電体フィルタ 1 2 1 において、周波数シフト用コンデンサ C s 1 は、浮き電極 2 4 と共振孔 1 3 の内導体 1 6 とが非導体形成部 3 2 を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサ C s 2 は、浮き電極 2 5 と共振孔 1 4 の内導体 1 6 とが非導体形成部 3 2 を挟んで対向することにより、形成されている。また、インダクタ L 1 1、L 1 2 を段差 1 8 の低い方の段に搭載すると共に、P I N ダイオード D 1 1、D 1 2 をそれぞれ共振孔 1 3、1 4 内に搭載しているので、誘電体フィルタ 1 2 1 の小型化を図ることができる。

【0 0 6 6】

〔第 1 0 実施形態、図 1 5〕

図 1 5 に示すように、第 1 0 実施形態は、前記第 2 実施形態の誘電体フィルタ 3 1 の誘電体ブロック 1 2 の開放側端面 1 2 a に凹部 1 3 2 を設けたものである。

【0067】

浮き電極34, 35は、外導体17の一部と共に、それぞれ誘電体ブロック12の開放側端面12aの凹部132内に、外導体17や入出力端子電極21, 22に非導通の状態で形成されている。浮き電極35は開放側端面12aから底面12fに跨っている。浮き電極34, 35の一部は、共振孔13, 14内に延在している。共振孔13, 14の内導体16はそれぞれ、開放側端面12aの近傍において、非導体形成部32を挟んで、共振孔13, 14内に延在している浮き電極34, 35と対向している。

【0068】

さらに、誘電体ブロック12の開放側端面12aの凹部132内に、PINダイオードD11, D12と結合調整用コンデンサC11が搭載される。PINダイオードD11は外導体17と浮き電極34の間に電氣的に接続される。PINダイオードD12は外導体17と浮き電極35の間に電氣的に接続される。結合調整用コンデンサC11は、浮き電極34と35の間に電氣的に接続される。

【0069】

以上の構成からなる誘電体フィルタ131において、周波数シフト用コンデンサCs1は、浮き電極34と共振孔13の内導体16とが非導体形成部32を挟んで対向することにより、形成されている。同様に、周波数シフト用コンデンサCs2は、浮き電極35と共振孔14の内導体16とが非導体形成部32を挟んで対向することにより、形成されている。また、PINダイオードD11, D12と結合調整用コンデンサC11を誘電体ブロック12の開放側端面12aの凹部132内に搭載しているので、誘電体フィルタ131の小型化を図ることができる。

【0070】

〔第11実施形態、図16〕

第11実施形態は、本発明に係るアンテナ共用器の一実施形態を示すものである。図16に示すように、アンテナ共用器141は、送信端子Txとアンテナ端子ANTの間に送信フィルタ142が電氣的に接続し、受信端子Rxとアンテナ端子ANTの間に受信フィルタ143が電氣的に接続している。ここに、送信フ

フィルタ 1 4 2 や受信フィルタ 1 4 3 として、前記第 1 ～第 1 0 実施形態のフィルタ 1 1, 3 1, 4 1, 5 1, 7 1, 9 1, 1 0 1, 1 1 1, 1 2 1, 1 3 1 を使用することができる。これらのフィルタ 1 1 等を実装することにより、設計の自由度が大きくかつ小型化を図ることができるアンテナ共用器 1 4 1 を実現することができる。

【0 0 7 1】

〔第 1 2 実施形態、図 1 7〕

第 1 2 実施形態は、本発明に係る通信機装置の一実施形態を示すもので、携帯電話を例にして説明する。

【0 0 7 2】

図 1 7 は携帯電話 1 5 0 の R F 部分の電気回路ブロック図である。図 1 7 において、1 5 2 はアンテナ素子、1 5 3 はデュプレクサ、1 6 1 は送信側アイソレータ、1 6 2 は送信側増幅器、1 6 3 は送信側段間用バンドパスフィルタ、1 6 4 は送信側ミキサ、1 6 5 は受信側増幅器、1 6 6 は受信側段間用バンドパスフィルタ、1 6 7 は受信側ミキサ、1 6 8 は電圧制御発振装置（V C O）、1 6 9 はローカル用バンドパスフィルタである。

【0 0 7 3】

ここに、デュプレクサ 1 5 3 として、例えば前記第 1 1 実施形態のアンテナ共用器 1 4 1 を使用することができる。また、送信及び受信側段間用バンドパスフィルタ 1 6 3, 1 6 6 並びにローカル用バンドパスフィルタ 1 6 9 として、例えば第 1 ～第 1 0 実施形態の誘電体フィルタ 1 1, 3 1, 4 1, 5 1, 7 1, 9 1, 1 0 1, 1 1 1, 1 2 1, 1 3 1 を使用することができる。アンテナ共用器 1 4 1 や誘電体フィルタ 1 1 等を実装することにより、R F 部分の設計の自由度を向上させるとともに、小型の携帯電話を実現することができる。

【0 0 7 4】

〔他の実施形態〕

なお、本発明に係る誘電体フィルタ、アンテナ共用器及び通信機装置は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。電圧制御可能なりアクタンス素子として、P I N ダイオードの他に、電界効

果型トランジスタや可変容量ダイオード等を用いてもよい。また、誘電体ブロックは少なくとも一つの共振孔を有していればよい。

【0075】

【発明の効果】

以上の説明で明らかなように、本発明によれば、浮き電極が周波数シフト用コンデンサを形成するので、従来の周波数シフト用コンデンサ素子を省略することができる。そして、この浮き電極に、電圧制御可能なリアクタンス素子及び該リアクタンス素子を制御するための回路素子が電氣的に接続される。これにより、リアクタンス素子を電圧制御してスイッチング動作させ、浮き電極にて形成された周波数シフト用コンデンサを接地したり、開放したりすることによって、フィルタの周波数特性を可変することができる。

【0076】

また、少なくとも二つの浮き電極を結合調整用素子を介して電氣的に接続することにより、電圧制御可能なリアクタンス素子がON状態のときの共振器間の結合度合とOFF状態のときの共振器間の結合度合を、少ない部品点数で、かつ、少ない消費電流で、独立して設定することができる。この結果、設計の自由度が大きくかつ小型のアンテナ共用器や通信機装置を得ることができる。

【0077】

また、本発明に係る誘電体フィルタは、少なくとも一つの共振孔を設けた誘電体ブロックと、前記共振孔の内導体とは電氣的に絶縁された状態で、前記共振孔に挿入された導体と、前記導体に電氣的に接続された電圧制御可能なリアクタンス素子と、前記誘電体ブロックの底面以外の外面に配設される、前記リアクタンス素子を搭載するための回路基板とを備えることにより、共振孔の内導体と共振孔に挿入された導体とが周波数シフト用コンデンサを形成し、従来の周波数シフト用コンデンサ素子を不要にすることができる。

【0078】

また、本発明に係る誘電体フィルタは、少なくとも一つの共振孔を設けた誘電体ブロックと、前記共振孔の内導体に電氣的に接続された導体と、前記導体に電氣的に接続された電圧制御可能なリアクタンス素子と、前記誘電体ブロックの底

面以外の外面に配設される、前記リアクタンス素子を搭載するための回路基板とを備えることにより、回路基板にはリアクタンス素子の他に、周波数シフト用コンデンサ素子やリアクタンス素子を制御するための回路素子等を搭載することができ、小型化を図ることができる。

【 0 0 7 9 】

また、誘電体ブロックに段差及び凹部の少なくともいずれか一つを設け、該段差及び凹部に前記浮き電極を設けることにより、リアクタンス素子や回路素子が段差や凹部内に搭載され、誘電体フィルタを小型化することができる。

【図面の簡単な説明】

【図 1】

本発明に係る誘電体フィルタの第 1 実施形態を示す分解斜視図。

【図 2】

図 1 に示した誘電体フィルタの電気等価回路図。

【図 3】

P I N ダイオードが O N 状態のときの動作を説明するための電気回路図。

【図 4】

P I N ダイオードが O F F 状態のときの動作を説明するための電気回路図。

【図 5】

本発明に係る誘電体フィルタの第 2 実施形態を示す分解斜視図。

【図 6】

本発明に係る誘電体フィルタの第 3 実施形態を示す分解斜視図。

【図 7】

本発明に係る誘電体フィルタの第 4 実施形態を示す分解斜視図。

【図 8】

本発明に係る誘電体フィルタの第 5 実施形態を示す分解斜視図。

【図 9】

本発明に係る誘電体フィルタの第 6 実施形態を示す分解斜視図。

【図 1 0】

本発明に係る誘電体フィルタの第 7 実施形態を示す分解斜視図。

【図 1 1】

本発明に係る誘電体フィルタの第 8 実施形態を示す分解斜視図。

【図 1 2】

本発明に係る誘電体フィルタの第 9 実施形態を示す分解斜視図。

【図 1 3】

図 1 2 の P I N ダイオード搭載前の X I I I - X I I I 断面図。

【図 1 4】

図 1 2 の P I N ダイオード搭載前の X I V - X I V 断面図。

【図 1 5】

本発明に係る誘電体フィルタの第 1 0 実施形態を示す分解斜視図。

【図 1 6】

本発明に係るアンテナ共用器の一実施形態を示す電気回路ブロック図。

【図 1 7】

本発明に係る通信機装置の一実施形態を示す電気回路ブロック図。

【図 1 8】

従来の誘電体フィルタを示す平面図。

【図 1 9】

図 1 8 に示した誘電体フィルタの電気回路図。

【符号の説明】

1 1, 3 1, 4 1, 5 1, 7 1, 9 1, 1 0 1, 1 1 1, 1 2 1, 1 3 1 …

誘電体フィルタ

1 2 … 誘電体ブロック

1 2 f … 底面

1 3, 1 4 … 共振孔

1 6 … 内導体

1 7 … 外導体

1 8 … 段差

2 1 … 入力端子電極

2 2 … 出力端子電極

2 4, 2 5 … 浮き電極

6 0, 8 0 … 回路基板

9 2, 9 3 … 絶縁部材

9 4, 9 5 … 金属ピン

1 0 2, 1 0 3 … 接続部材

1 1 2, 1 3 2 … 凹部

1 4 1 … アンテナ共用器

1 5 0 … 携帯電話

1 5 3 … デュプレクサ


C 1 1 … コンデンサ (結合調整用素子)

D 1 1, D 1 2 … P I N ダイオード (電圧制御可能なリアクタンス素子)


L 1 1, L 1 2 … インダクタ (リアクタンス素子を制御するための回路素子

)


【図3】




【図4】




【図 5】




【図 6】




【図 7】




【図8】




【図9】




【図10】




【図 1 1】




【図 12】




【図 1 3】




【图 14】




【図15】




【図16】




【図 17】



【図 18】



【図 1 9】



【書類名】 要約書

【要約】

【課題】 周波数シフト量の自由度が大きく、かつ、部品点数が少なく小型の誘電体フィルタ、アンテナ共用器及び通信機装置を提供する。

【解決手段】 誘電体ブロック 12 の外面には、外導体 17 と、入力端子電極 21 と、出力端子電極 22 と、電圧制御端子電極 23 と、二つの浮き電極 24, 25 が形成されている。さらに、誘電体ブロック 12 の上面 12c に、電圧制御可能なリアクタンス素子である PIN ダイオード D11, D12 と、PIN ダイオード D11, D12 を電圧制御するためのインダクタ L11, L12 と、結合調整用コンデンサ C11 を搭載する。周波数シフト用コンデンサ Cs1, Cs2 はそれぞれ、浮き電極 24, 25 と共振孔 13, 14 の内導体 16 との間に静電容量が発生することにより、形成されている。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000006231]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 京都府長岡京市天神二丁目26番10号

氏 名 株式会社村田製作所